常见的8脚Flash芯片

mind

常见的8脚Flash芯片

在IoT设备中经常可以见到电路板上存在8个引脚的芯片，通常它就是
Flash存储芯片，用于存储数据和程序的。

引脚的定义其实十分简单，芯片上的圆点就是1号引脚，如下图：

引脚名称	定义
CS	片选信号输入
DO(IO1)	数据输出（数据输入输出1）
WP(IO2)	写保护输入（数据输入输出2）
GND	地信号
DI(IO0)	数据输入（数据输入输出0）
CLK	串行时钟输入
HOLD(IO3)	Hold输入（数据输入输出3）
VCC	电源

引脚定义表

注：
1. IO0和IO1用于标准SPI和双输出SPI操作
2. IO0-IO3用于四输出SPI操作

片选：
SPI片选引脚能够使能和失能器件的操作。当片选引脚为高电平时，器件没有被选中，串行数据输出引脚（DO或IO0，IO2，IO3，IO4）处于高阻抗状态。当器件没有被选中时，其功耗将会处于待机状态下的水平，除非内部正在擦除、运行程序或状态寄存器周期。当片选引脚置为低时，器件被选中，电源消耗将增至活跃水平，可以进行读写操作。电源上电后，在执行一次操作之前，片选引脚必须由高电平转至低电平。

串行数据输入、输出：
W25Q64支持标准的SPI，双输出SPI和四输出SPI操作。标准的SPI指令利用单向的数据输入引脚在串行时钟输入上升沿串行地向器件写入指令、地址或数据。标准的SPI也利用单向的数据输出引脚在串行时钟输入下降沿串行地从器件读取数据或状态。
双输出和四输出SPI利用双向IO引脚在串行时钟输入上升沿串行地向器件写入指令、地址或数据，在串行时钟输入下降沿串行地从器件读取数据或状态。

写保护：
WP引脚用来防止状态寄存器被写入。用于与状态寄存器的块保护位（SEC、TB、BP2、BP1和BP0）配合，状态寄存器保护位（SRP），部分或整个存储器阵列可以用硬件保护。WP引脚在低电平时有效。当状态寄存器2的QE位设置为四倍I/O时，则WP（硬件写保护）功能不可用，因为此时这个引脚被用为IO2。

HOLD：
HOLD引脚允许器件在有效选择的情况下被终止。当HOLD引脚被置为低电平时，CS引脚为低，DO引脚将处于高阻态状态，并且DI和CLK引脚上的信号将被忽略。当HOLD引脚被置为高电平时，器件操作将被恢复。HOLD引脚的功能通常用在当多个器件共享同一个SPI信号的情况下。HOLD引脚在低电平时有效。当状态寄存器2的QE位设置为四倍I/O时，则HOLD引脚功能不可用，因为此时这个引脚被用为IO3。

串行时钟（CLK）：
SPI串行时钟输入引脚（CLK）为串行输入和输出操作提供时序。
通过编程器能够很容易地进行Flash存储芯片的读、写操作。